29. 圖 ( 六 ) 所示之邏輯電路,包含五個 XOR 與一個 4 對 2 優先權編碼器 ( Priority Encoder ) 。已知輸入信號 B 固定為 0110,設計輸入信號 A ( A3 為 MSB ) ,若欲使得最終輸出端 Z 的邏輯狀態呈現 1,則下列何者為正確之信號 A?
(A)1010(B)1101(C)0011(D)0111