32.有關CMOS邏輯電路在不考慮元件漏電時，下列敘述何者     錯誤     ？
(A)電路中PMOS元件負責將輸出電壓導通到VDD，形成上拉網路
(B)電路中NMOS元件負責將輸出電壓導通到GND，形成下拉網路
(C)當PMOS網路為串聯時則NMOS網路為並聯
(D)當輸出準位在高電位時，比在低電位時消耗較多的功率

答案：登入後查看
統計： A(0), B(0), C(1), D(1), E(0) #3811419

詳解 (共 1 筆)

#7615516
考試重點 本題主要測驗 CMOS（互補式...
(共 1156 字，隱藏中）
前往觀看
0
0