⑵是那些技術的改進促成銅連線製程應用到積體電路製程裡？（6 分）

詳解 (共 1 筆)

Dennis Tsai

詳解 #3150891

2019/01/08

CMP、雙大馬士革鑲嵌技術

(共 15 字，隱藏中）

前往觀看

⑵對於一矽晶片，於其上依序沉積有一層厚度為 4 nm 的二氧化矽及一層厚度為 300 nm 的多晶矽，而此多晶矽薄膜的厚度非均勻性為 1.5%。今欲對此多晶矽薄膜進行圖案化蝕刻以暴露出下方之二氧化矽，但使用之機台的蝕刻速率為 500 nm/min 且蝕刻速率的非均勻性為 5%。如果只允許損失之二氧化矽層厚度為 0.5 nm，請問蝕刻製程中，多晶矽對二氧化矽的蝕刻選擇比值最小是多少？（15 分）

題組內容

⑵是那些技術的改進促成銅連線製程應用到積體電路製程裡？（6 分）

詳解 (共 1 筆)

相關申論題

相關試卷

題組內容

⑵是那些技術的改進促成銅連線製程 應用到積體電路製程裡？（6 分）

詳解 (共 1 筆)

相關申論題

相關試卷

⑵是那些技術的改進促成銅連線製程應用到積體電路製程裡？（6 分）