題組內容

二、在高速晶片晶片間(chip-to-chip)或背板(backplane)通訊中，由於平 行總線受限於印刷電路板(Printed Circuit Board, PCB)走線的空間與時 脈 偏 差 量 ( clock skew )， 通 常 會 採 用 序 列 器 / 解 除 序 列 器 (Serializer/Deserializer, SerDes)技術進行高速串列傳輸。一個典型的 SerDes 系統包含傳送端、傳輸通道以及接收端。請回答下列問題：

(三)高頻訊號在 PCB 走線傳輸時，會因為趨膚效應(skin effect)與介電質 損耗(dielectric loss)等原因，發生傳送符號相互干擾(InterSymbol Interference, ISI)。為了去除 ISI，在接收端可以加入決策回饋等化器 (Decision Feedback Equalizer, DFE)。請說明 DFE 之基本原理，及其 一項優點和一項缺點。(10 分)